PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-367859

(43)Date of publication of application: 20.12.2002

(51)Int.Cl.

H01G 4/38

H01G 13/00

(21)Application number: 2001-177252

PROBLEM TO BE SOLVED: To provide the

(71)Applicant: TAIYO YUDEN CO LTD

(22)Date of filing:

12.06.2001


(72)Inventor: MOGI HIROYUKI

HOSHI YUJI

(54) METHOD FOR MANUFACTURING MULTI-TERMINAL LAMINATION CERAMIC ELECTRONIC COMPONENT

(57)Abstract:

manufacturing method of a multiple-terminal lamination ceramic electronic component for forming a narrow external electrode having high strength. SOLUTION: A lamination element body 13 before burning is formed by laminating a plurality of ceramic green sheets where a conductive paste layer for forming an inner electrode is formed on the surface, and a conductive paste for forming an external electrode 14 is formed on the outer surface of the lamination element body 13 before burning and is burned, thus manufacturing the multiple-terminal lamination ceramic electronic component 10 such as a capacitor array. In this case, as a conductive paste for the external electrode, the conductive paste where resin is added is used, where the resin has a linear macromolecular structure and a three-dimensional mesh structure, thus increasing the strength of the external electrode 14 by further combining a three-dimensional crosslinking connection with the two-dimensional connection.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特第2002-367859 (P2002-367859A)

(43)公開日 平成14年12月20日(2002.12.20)

(51) Int.Cl. ⁷	識別配号	· FI	5	;マコード(参考)
H01G 4/38		H01G 13/0	0 391B	5E082
13/00	391	4/3	8 · A	

審査請求 未請求 請求項の数6 OL (全 8 頁)


(21)出顧番号	特顧2001-177252(P2001-177252)	(71)出顧人	000204284 太陽誘電株式会社		
(22) 出版日	平成13年6月12日(2001.6.12)	東京都台東区上野6丁目16番20号			
~-r P m//-		(72)発明者	明者 茂木 宏之		
			東京都台東区上野6丁目16番20号 太陽誘		
		,	電株式会社内		
	•	(7%)発明者	星 雄二		
			東京都台東区上野6丁目16番20号 太陽勝 電株式会社内		
		(74)代理人	100069981		
			弁理士 吉田 精孝 (外1名)		
			最終頁に続く		

(54) 【発明の名称】 多端子積層磁器電子部品の製造方法

(57)【要約】

【課題】 高強度を有する狭幅の外部電極を形成できる 多端子積層磁器電子部品の製造方法を提供する。

【解決手段】 内部電極を形成するための導電性ペース ト層を表面に形成したセラミックグリーンシートを複数 積層して焼成前の積層素体13を形成し、焼成前の積層 素体13の外表面に外部電極14を形成するための導電 性ペースト層を形成して焼成することによりコンデンサ アレイなどの多端子積層磁器電子部品10を製造する。 ここで、外部電極用の導電性ペーストとして、線状の高 分子構造を持つ樹脂と立体的な3次元の網目構造を有す る高分子構造を持った樹脂とを添加した導電性ペースト を用いることにより、2次元的な結合に対してさらに3 次元的な架橋結合を組み合わせて外部電極14の強度を 高める。



【特許請求の範囲】

【請求項1】 内部に複数の電子部品素子を構成する複数の内部電極を備えた磁器からなる積層素体を有し、該積層素体の外表面に前記内部電極に接続された複数の外部電極が前記各電子部品素子毎に設けられている多端子積層磁器電子部品の製造方法において、

前記内部電極を形成するための導電性ペースト層を表面 に形成したセラミックグリーンシートを複数積層して焼 成前の積層素体を形成する工程と、

前記焼成前の積層素体の外表面に外部電極を形成するための導電性ペースト層を形成する工程と、

前記外部電極を形成するための導電性ペースト層が形成 された焼成前の積層素体を焼成する工程とを有し、

前記外部電極用の導電性ペーストは、線状の高分子構造 を持つ樹脂と立体的な3次元の網目構造を有する高分子 構造を持った樹脂とを含むことを特徴とする多端子積層 磁器コンデンサの製造方法。

【請求項2】 前記外部電極用の導電性ペーストは、線状の高分子構造を持つ樹脂と立体的な3次元の網目構造を有する高分子構造を持った樹脂とを混合してなる有機バインダーを導電粉とセラミック粉との混合物に加えて溶剤に分散してなり、

前記セラミック粉が前記セラミックグリーンシートを形成するセラミック粉と同一であることを特徴とする請求項1に記載の多端子積層磁器電子部品の製造方法。

【請求項3】 前記外部電極用の導電性ペーストには、 前記導電粉100重量部に対して、前記線状の高分子構 造を持つ樹脂として5重量部以上20重量部以下のエチ ルセルロースが含まれていると共に、前記3次元の網目 構造を有する高分子構造を持った樹脂として1重量部以 上50重量部以下のポリイミドが含まれていることを特 徴とする請求項1に記載の多端子積層磁器電子部品の製 造方法。

【請求項4】 前記外部電板用の導電性ペーストには、前記導電粉100重量部に対して、前記線状の高分子構造を持つ樹脂として5重量部以上20重量部以下のエチルセルロースが含まれていると共に、前記3次元の網目構造を有する高分子構造を持った樹脂として1重量部以上50重量部以下のエポキシが含まれていることを特徴とする請求項1に記載の多端子積層磁器電子部品の製造方法。

【請求項5】 前記外部電極用の導電性ペーストには、前記導電粉100重量部に対して、前記線状の高分子構造を持つ樹脂として5重量部以上20重量部以下のエチルセルロースが含まれていると共に、前記3次元の網目構造を有する高分子構造を持った樹脂として1重量部以上50重量部以下のシリコーンが含まれていることを特徴とする請求項1に記載の多端子積層磁器電子部品の製造方法。

【請求項6】 前記電子部品素子がコンデンサであるこ

とを特徴とする請求項1に記載の多端子積層磁器電子部 品の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、コンデンサアレイ やインダクタアレイに代表される多端子積層磁器電子部 品の製造方法に関し、特に積層素体と外部電極とを同時 に焼成する製造方法に関するものである。

[0002]

【従来の技術】近年、電子回路の小型化及び集積化が進み、これに伴い個々の電子部品の複合化やアレイ化が行われている。この様なアレイ電子部品の一例として、複数個のコンデンサ索子を一体化形成した多端子積層磁器コンデンサの需要も増大している。

【0003】多端子積層磁器コンデンサは、周知のよう に誘電体磁器層と内部電極層及び内部電極を接続する外 部電極とからなることを基本的な構成としている。

【0004】また、多端子積層磁器コンデンサには、積層誘電体磁器の内部に2以上のコンデンサ素子が内蔵され、個々に外部電極が形成されているもの、若しくは内部電極層のパターンの異なる多数の引出部を有し、個々に外部電極が形成されたものが存在する。

【0005】また、多端子積層磁器コンデンサの製造方法としては、誘電体磁器層となるセラミックグリーンシートに内部電極層となる導電性ベーストを塗布して、これを複数積層した積層素体を焼成した後に外部電極の焼き付けを行うのが一般的である。

[0006]

【発明が解決しようとする課題】前述のように部品の小型化集積化が進むにつれ、小型の積層素体に内蔵されるコンデンサ素子の数が増加し、外部電極の幅を狭く形成する必要が生じる。

【0007】しかし、上記従来例のように焼成した積層素体に外部電極の焼き付けを行う手法であると、外部電極を形成する際に外部電極形成用の導電性ペーストの塗布精度をある一定以上得るのが困難であるため、外部電極の幅を狭く形成すること及び隣り合う外部電極間の間隙を狭くすること即ち狭ビッチ化が非常に困難であるという問題点があった。さらに、外部電極の幅を狭く形成すると外部電極と積層素体との間の接着強度が低下するため、積層素体から外部電極が剥がれたり脱落したりすることがある。

【0008】本発明の目的は上記の問題点に鑑み、高強度を有する狭幅の外部電極を形成できる多端子積層磁器電子部品の製造方法を提供することである。

[0009]

【課題を解決するための手段】本発明は上記の目的を達成するために請求項1では、内部に複数の電子部品素子を構成する複数の内部電極を備えた磁器からなる積層素体を有し、該積層素体の外表面に前記内部電極に接続さ

れた複数の外部電極が前記各電子部品素子毎に設けられている多端子積層磁器電子部品の製造方法において、前記内部電極を形成するための導電性ペースト層を表面に形成したセラミックグリーンシートを複数積層して焼成前の積層素体を形成する工程と、前記焼成前の積層素体の外表面に外部電極を形成するための導電性ペースト層を形成するための導電性ペースト層が形成された焼成前の積層素体を焼成する工程とを有し、前記外部電極用の導電性ペーストは、線状の高分子構造を持つ樹脂と立体的な3次元の網目構造を有する高分子構造を持つ樹脂とを含む多端子積層磁器電子部品の製造方法を提案する。

[0010] 該多端子積層磁器電子部品の製造方法によれば、焼成前の積層素体に外部電極を形成するための導電性ペースト層が形成された後に、これらが同時に焼成されて外部電極が形成される。ここで、焼成前の積層紫体と焼成後の積層紫体では、焼成によって積層紫体に収縮が生ずるので、焼成前の積層素体に向記外部電極用の導電性ペースト層を形成するよりも、焼成前の積層素体に前記外部電極用の導電性ペースト層を形成する方が寸法精度の許容誤差範囲が拡大するので、従来よりも狭い幅の外部電極を高精度で形成することができる。

【0011】さらに、前記外部電極を形成するための導電性ペーストには、線状の高分子構造を持つ樹脂と立体的な3次元の網目構造を有する高分子構造を持った樹脂とが含まれているので、2次元的な結合に対して、さらに3次元的な架橋結合が組み合わさるため、外部電極の強度が高められる。

【0012】また、請求項2では、請求項1に記載の多端子積層磁器電子部品の製造方法において、前記外部電極用の導電性ペーストは、線状の高分子構造を持つ街脂と立体的な3次元の網目構造を有する高分子構造を持った樹脂とを混合してなる有機バインダーを導電粉とセラミック粉との混合物に加えて溶剤に分散してなり、前記セラミック粉が前記セラミックグリーンシートを形成するセラミック粉と同一である多端子積層磁器電子部品の製造方法を提案する。

【0013】該多端子積層磁器電子部品の製造方法によれば、線状の高分子構造を持つ樹脂と立体的な3次元の網目構造を有する高分子構造を持った樹脂とを混合してなる有機バインダーを導電粉とセラミック粉との混合物に加えて溶剤に分散してなる外部電極用導電性ペーストが開いられる。これにより、前記外部電極用導電性ペーストが焼成されると、前記導電分同士の電気的結合が保たれた状態で前記線状の高分子構造を持つ樹脂と立体的な3次元の網目構造を有する高分子構造を持つ茂樹脂により硬化される。さらに、前記セラミック粉が前記セラミックグリーンシートを形成するセラミック粉と同一であるので、これらのセラミック粉の結合によって外部電

極と焼成後の積層素体との接着強度が高められる。

【0014】また、本発明では、線状の高分子構造を持つ樹脂と立体的な3次元の網目構造を有する高分子構造を持った樹脂の種類とその混合比に関して、請求項3では、前記導電粉100重量部に対して、前記線状の高分子構造を持つ樹脂として5重量部以上20重量部以下のエチルセルロースが含まれていると共に、前記3次元の網目構造を有する高分子構造を持った樹脂として1重量部以上50重量部以下のポリイミドが含まれている外部電極用導電性ペーストを用いた多端子積層磁器電子部品の製造方法を提案する。

【0015】また、請求項4では、前記簿電粉100重量部に対して、前記線状の高分子構造を持つ樹脂として5重量部以上20重量部以下のエチルセルロースが含まれていると共に、前記3次元の網目構造を有する高分子構造を持った樹脂として1重量部以上50重量部以下のエポキシが含まれている外部電極用導電性ペーストを用いた多端子積層磁器電子部品の製造方法を提案する。

【0016】さらに、請求項5では、前記導電粉100 重量部に対して、前記線状の高分子構造を持つ樹脂として5重量部以上20重量部以下のエチルセルロースが含まれていると共に、前記3次元の網目構造を有する高分子構造を持った樹脂として1重量部以上50重量部以下のシリコーンが含まれている外部電極用導電性ペーストを用いた多端子積層磁器電子部品の製造方法を提案する

【0017】また、請求項1に記載の多端子積層磁器電子部品の製造方法において、前記電子部品素子がコンデンサである多端子積層磁器電子部品の製造方法を提案する。

[8100]

【発明の実施の形態】以下、図面に基づいて本発明の一 実施形態を説明する。

【0019】図1は本発明の一実施形態における多端子 積層磁器コンデンサを示す外観斜視図、図2はその要部 分解斜視図、図3はその平面図、図4は図3のA-A線 矢視方向断面図である。図において、10は多端子積層 磁器コンデンサで、一の誘電体層11上に複数の内部電 極12を並列に形成したものを複数積層してなる積層素 体13と、積層素体13の両端部において内部電極12 を交互に並列に接続している複数対の外部電極14とか ら構成され、内部に独立した4個の積層コンデンサ10 a,10b,10c,10dが形成されている。この様 な多端子積層磁器コンデンサ10は、一般にコンデンサ アレイと称されている。

【0020】個々の積層コンデンサ10a~10dにおいて、内部電極12は層毎に交互にずらして配置され、内部電極12の一端が外部電極14に接続されている。 【0021】誘電体層11は矩形のシート上のセラミック焼結体からなり、セラミック焼結体は、例えばチタン 酸バリウム系誘電体材料を主成分とする誘電体磁器材料 から形成されている。

【0022】内部電極12は導電性ペーストを焼結させた金属薄膜からなり、導電性ペーストとしては、例えばニッケル(Ni)を主成分とするものが使用され、金属含有量は主に40重量%~80重量%が用いられている。

【0023】外部電極14は、導電粉と有機バインダーとなる樹脂、及びセラミック粉を混合したものによって形成されている。前記導電粉としてはニッケル(Ni)を主体とする金属粉末が用いられている。また、有機バインダーとなる樹脂としては、線状の高分子構造を持つ樹脂と立体的な3次元の網目構造を有する高分子構造を持った樹脂の混合物が用いられている。この線状の高分子構造を持つ樹脂としては、例えばエチルセルロースやアクリル、PVB、ポリエチレンオキシド等が用いられる。また、立体的な3次元の網目構造を有する高分子構造を持った樹脂としては、例えばエボキシやシリコーン或いはポリイミドなどが用いられる。

【0024】これにより、前述した多端子積層磁器コンデンサ10を1個用いることにより、4つの独立した積層コンデンサ10a~10dを使用することができるので、回路の小型化、及び部品実装密度の向上を図ることができる。

【0025】また、本実施形態では以下に説明する方法によって外部電極14を形成したので、幅の狭い外部電極14を高精度で形成することができると共に、外部電極14の強度を増し、従来に比べて積層素体13からの外部電極14の剥がれや脱落、擦れなどの発生を低減することができた。

【0026】以下に、上記多端子積層磁器コンデンサ1 0の製造方法を説明する。

【0027】本実施形態では、積層素体13の原材料としてチタン酸バリウム系誘電体材料を用い、この配合原料をボールミルで湿式混合して粉砕した後に乾燥し、空気中において1100℃で2時間仮焼成して仮焼物を得た。

【〇〇28】次に、乾式粉砕機を用いて上記仮焼物を粉砕し、粒径が1μm以下の原料粉末を得た。この後、原料粉末に対してポリビニルブチラール系バインダと、エタノールなどの有機溶剤を加えて、ボールミルによって湿式混合し、セラミックスラリを調整した。次いで、セラミックスラリをドクターブレード法によってシート成形して、厚みが23μmの矩形のセラミックグリーンシートを得た。

【0029】この後、セラミックグリーンシートに、前述したニッケル(Ni)を主体とする導電性ペーストを印刷し、内部電極12を構成するための導電性ペースト層を形成した。さらに、この導電性ペースト層が形成さ

れたセラミックグリーンシートを、導電性ペースト層が 引き出されている側が互い違いになるように複数枚積層 して、積層体(焼成前の積層素体)を得た。

【0030】得られた積層体の角取りを行った後に外部電極用導電性ペーストを転写し、酸素分圧が10-9~10-12MPaのH-N-空気ガスからなる還元性雰囲気中において、1300℃で2時間焼成し、多端子積層磁器コンデンサ10を得た。

【0031】一方、上記外部電極用導電性ペーストは次のようにして作成したものを用いた。

【0032】即ち、平均粒径1.4 μ mのニッケル(Ni)粉末100重量部に対して、チタン酸バリウム粉末を5~50重量部と、有機バインダとしてのエチルセルロースを10重量部を混合した後、溶剤として60重量部のターピネオールを添加し、攪拌機1時間混合した後、さらにロールミルで混合した。

【0033】次いで、この混合部に対して、前述した立体的な3次元の網目構造を有する高分子構造を持った樹脂を添加した後にロールミルで混合して、外部電極用導電性ペーストを得た。

【0034】尚、平均粒径1.4μmのニッケル粉末に 代えて、平均粒径0.3μmのニッケル粉末を用いても 良い。また、溶剤としてタービネオールに代えてブチル カルビトール等の使用するバインダと相性の良いものを 用いても良い。また、有機バインダとしてのエチルセル ロースの量は、5~20重量部の間の任意の量であって も同じ結果を得ている。

【0035】この様に、本実施形態では前記積層体(焼成前の積層素体)に外部電極用導電性ペースト層を形成した後に焼成することによって、多端子積層磁器コンデンサ10を得ているので、高い精度を持って狭い幅の外部電極14を形成することができる。この実験結果の一例として、図5に400μmの幅の外部電極14を形成したときの検証結果を示すと共に、図6に200μmの幅の外部電極14を形成したときの検証結果を示す。

【0036】各図には、従来のように焼成した積層素体に対して外部電極を形成したときの値と、上記実施形態のように積層体に外部電極用導電ペースト層を形成したときの値及びこれを焼成した後の値をそれぞれ示している。

【0037】また、図に示す各値は、工程能力調査に必要な規格のセンター値と、規格値上限、規格値下限、平均値、標準偏差σ、かたより度kと、これらの値から算出した工程能力指数Cp及びかたよりを評価した工程能力指数Cpkである。

【0038】工程能力指数Cpは、周知のように次の(1)式から算出される。

[0039]

また、かたよりを評価した工程能力指数 Cokは、次の(2) 式から算出される。

【0040】Cpk=[1-(かたより度)]Cp \cdots (2) 図5に示したように、幅が400 μ mの外部電極14を従来の手法で形成した多端子積層磁器コンデンサ10を500個製造した場合、規格のセンター値が400.00 μ m、規格値上限が500.00 μ m、規格値下限が300.00 μ m、平均値が400.50 μ m、標準備差 σ が27.24、かたより度はが0.01となり、工程能力指数Cpが1.22、かたよりを評価した工程能力指数Cpkが1.22となった。

【0041】また、幅が400μmの外部電極14を上記実施形態の手法で形成した多端子積層磁器コンデンサ10を5000μm、規格値上限が625.00μm、規格値上限が503.55μm、標準偏差σが14.97、かたより度はが0.03となり、工程能力指数Cpが2.78、かたよりを評価した工程能力指数Cpが2.70となり、焼成後では、規格のセンター値が400.00μm、規格値上限が500.00μm、規格値下限が300.00μm、平均値が402.95μm、標準隔差σが11.01、かたより度はが0.03となり、工程能力指数Cpが3.03、かたよりを評価した工程能力指数Cpが2.94となった。

【0042】一方、図6に示したように、幅が 200μ mの外部電極14を従来の手法で形成した多端子積層磁器コンデンサ10を500個製造した場合、規格のセンター値が 200.00μ m、規格値上限が 250.00μ m、規格値下限が 150.00μ m、平均値が 199.00μ m、標準偏差 σ が27.70、かたより度kが<math>0.02となり、工程能力指数Cpが0.60、かたよりを評価した工程能力指数<math>Cpが0.59となった。

【0043】また、幅が200μmの外部電極14を上記実施形態の手法で形成した多端子積層磁器コンデンサ10を5000μm、規格値上限が312.50μm、規格値下限が187.50μm、平均値が254,55μm、標準偏差のが14.32、かたより度kが0.07となり、工程能力指数Cpが1.45、かたよりを評価した工程能力指数Cpが1.35となり、焼成後では、規格のセンター値が200.00μm、規格値上限が250.00μm、規格値下限が150.00μm、平均値が203.95μm、標準偏差のが10.17、かたより度kが0.08となり、工程能力指数Cpが1.64、かたよりを評価した工程能力指数Cpが1.64、かたよりを評価した工程能力指数Cpkが1.51となった。

【0044】このように積層体を焼成する前に外部電極 用導電性ペースト層を形成することにより、400μm 幅はもちろんのこと、200μm幅の外部電極14にお いても十分な工程能力指数CPを得ることができる精度 を持って外部電極14を形成することができた。

【0045】尚、工程能力指数Cpの判断基準の一例として、例えば次の基準が知られている。即ち、Cp≥1.67のときは、工程能力は十分すぎる。1.67>Cp≥1.33の

ときは、工程能力は十分である。1.33>Cp≥1.00のときは、工程能力は十分とは言えないがまずまずである。1.00>Cp≥0.67のときは、工程能力が不足しており、工程の管理・改善を必要としている。0.67>Cpのときは、工程能力が異常に不足しており、とても品質を満足する状態ではない。

【0046】さらに、本顔実施形態では、前述のように 線状の高分子構造を持つ樹脂と立体的な3次元の網目構 造を有する高分子構造を持った樹脂とを添加した導電性 ペーストを用いて外部電極14を形成したので、外部電 極14の剥がれや擦れ、脱落の発生を低減することがで きた。この実験結果を図7に示す。

【0047】図7に示す実験例1~9は本実施形態における実施例であり、立体的な3次元の網目構造を有する高分子構造を持った樹脂として、エポキシ、シリコーン、ポリイミドを用いた場合を示す。また、実験例10~13は線状の高分子構造を持つ樹脂としてのエチルセルロースのみを含む導電性ペーストを用いて外部電極を形成した場合を示している。

【0048】また、これらの実験例1~13のそれぞれにおける硬度の測定は、導電性ペーストを100μmの厚さでガラス基板に塗布し、150℃で1時間乾燥してた後に、その硬度をピッカース硬度計で測定した値である。

【0049】また、これらの実験例1~13のそれぞれにおける「外部電極形成時の剥がれ、擦れ等の発生率」は、積層体(焼成前の積層素体13)に外部電極用導電性ペースト層を形成した成形体(焼成してないもの)における値であって、この成形体を500個製造したときの値である。

【0050】また、以下の説明における基本導電性ペーストとは、平均粒径1.4μmのニッケル(Ni)粉末100重量部に対して、チタン酸バリウム粉末を5~50重量部と、有機バインダとしてのエチルセルロース(線状の高分子構造を持つ樹脂)を10重量部を混合した後、溶剤として60重量部のタービネオールを添加し、撹拌機1時間混合した後、さらにロールミルで混合して得られた導電性ペーストのことである。

【0051】実験例1は、基本導電性ペーストに1重量 部のエポキシを添加して得られた導電性ペーストを用い た場合であり、硬度が11kgf/mm²であり、剥がれ等の 発生率が10%であった。

【0052】実験例2は、基本導電性ペーストに4重量 部のエポキシを添加して得られた導電性ペーストを用い た場合であり、硬度が34kgf/m²であり、剥がれ等の 発生率が1%であった。

【0053】実験例3は、基本導電性ペーストに7重量 部のエボキシを添加して得られた導電性ペーストを用い た場合であり、硬度が50kgf/mm²であり、剥がれ等の 発生率が0%であった。 【0054】実験例4は、基本導電性ペーストに10重 量部のエボキシを添加して得られた導電性ペーストを用 いた場合であり、硬度が55kgf/mu²であり、剥がれ等 の発生率が0%であった。

【0055】実験例5は、基本導電性ペーストに30重量部のエポキシを添加して得られた導電性ペーストを用いた場合であり、硬度が60kgf/mm2であり、剥がれ等の発生率が0%であった。

【0056】実験例6は、基本導電性ペーストに1重量 部のシリコーンを添加して得られた導電性ペーストを用 いた場合であり、硬度が11kgf/mm²であり、剥がれ等 の発生率が10%であった。

【0057】実験例7は、基本導電性ペーストに10重量部のシリコーンを添加して得られた導電性ペーストを用いた場合であり、硬度が20kgf/mm2であり、剥がれ等の発生率が1%であった。

【0058】実験例8は、基本導電性ペーストに1重量 部のポリイミドを添加して得られた導電性ペーストを用 いた場合であり、硬度が15kgf/mm²であり、剥がれ等 の発生率が10%であった。

【0059】実験例9は、基本導電性ペーストに10重量部のボリイミドを添加して得られた導電性ペーストを用いた場合であり、硬度が40kgf/m2であり、剥がれ等の発生率が1%であった。

【0060】実験例10は、基本導電性ペーストに1重量部のエチルセルロースを添加して得られた導電性ペーストを用いた場合であり、硬度が10kgf/mm²であり、剥がれ等の発生率が40%であった。

【0061】実験例11は、基本導電性ペーストに4重量部のエチルセルロースを添加して得られた導電性ペーストを用いた場合であり、硬度が10kgf/mm2であり、剥がれ等の発生率が40%であった。

【0062】実験例12は、基本導電性ペーストに10 重量部のエチルセルロースを添加して得られた導電性ペーストを用いた場合であり、硬度が12kgf/maであり、剥がれ等の発生率が30%であり、融着が発生した。

【0063】実験例13は、基本導電性ペーストに30 重量部のエチルセルロースを添加して得られた導電性ペーストを用いた場合であり、硬度が13kgf/um²であり、剥がれ等の発生率が30%であり、融着が発生した。

【0064】上記実験結果によって確認できるように、 線状の高分子構造を持つ樹脂と立体的な3次元の網目構 造を有する高分子構造を持った樹脂とを添加した導電性 ペーストを用いて外部電極14を形成することによっ て、外部電極14の剥がれや擦れ、脱落の発生を低減す ることができることは明らかである。

【0065】また、本願出願人の実験結果においては、 エポキシ、シリコン、ポリイミドのそれぞれを1重量部 以上50重量部以下の間で添加したときに良好な結果が 得られている。

【0066】尚、上記実施形態では4つの積層コンデンサ10a~10dが内蔵された4対の外部電極14を有する多端子積層磁器コンデンサ10を一例として説明したが、本願発明が上記実施形態のみに限定されることはない。例えば、コンデンサ以外の多端子積層磁器電子部品であっても前述と同様の外部電極を形成することができる。さらに、外部端子の数や形成位置が上記実施形態の構成に限定されることはない。

【0067】また、本実施形態では、線状の高分子構造を持つ樹脂としてエチルセルロースを用い、立体的な3次元の網目構造を有する高分子構造を持った樹脂としてエポキシ、シリコーン、ポリアミドを用いたが、これら以外の樹脂を用いても良いことは言うまでもないことである。

[0068]

【発明の効果】以上説明したように本発明の請求項1乃至請求項6に記載の多端子積層磁器電子部品の製造方法によれば、焼成前の積層素体に外部電極用の導電性ペースト層を形成するため、寸法精度の許容誤差範囲が拡大するので、従来よりも狭い幅の外部電極を高精度で形成することができると共に、前記外部電極を形成するための導電性ペーストには、線状の高分子構造を持つ樹脂と立体的な3次元の網目構造を有する高分子構造を持つ樹脂とが含まれているので、2次元的な結合に対して、さらに3次元的な架橋結合が組み合わさるため、外部電極の強度が高められる。これにより、高強度を有する従来よりも狭い幅の外部電極を高精度で形成することができる。

【図面の簡単な説明】

【図1】本発明の一実施形態における多端子積層磁器コンデンサを示す外観斜視図

【図2】本発明の一実施形態における多端子積層磁器コンデンサを示す要部分解斜視図

【図3】本発明の一実施形態における多端子積層磁器コンデンサを示す平面図

【図4】図3のA-A線矢視方向断面図


【図5】本発明の一実施形態において400μ幅の外部電極を形成したときの工程能力指数を説明する図


【図6】本発明の一実施形態において200μm幅の外部電極を形成したときの工程能力指数を説明する図


【図7】本発明の一実施形態において用いた外部電極用 導電性ペーストの添加樹脂種と外部電極の硬度及び剥が れ等の発生率を説明する図


【符号の説明】

10…多端子積層磁器コンデンサ、10a~10c…積層コンデンサ、11…誘電体層、12…内部電極、13…積層素体、14…外部電極。









【図5】

400μm幅の外部電極も形成したとき

	積値体焼成後に	積層体流成前に外部電極を造布		
	外部電極を塗布	焼成前	規定後	
規格のセンター値	400,00	500.00	400.00	
規格値上限値	500.00	625.00	500.00	
規格值下限值	300.00	375_00	360.00	
平均值	400.50	503.55	402.95	
標準循強値σ	27.24	14.97	17,01	
かたより度k	0.31	0,03	0.03	
工院能力損数Cp	1.22	2,78	3.03	
かたよりを評価した 工程能力指数 C p k	1.22	2.70	2.94	

【图6】

200 μm幅の外部業種を形成したとき

	積層体集成後に	精展体格成前に外部は極き塗布		
	外部電極を塗布	焼成前	焼成後	
規格のセンター値	200.00	250.00	200.00	
热格镀上原值	250.00	312,50	250.00	
規格値下額値	150.00	187.50	160.00	
平均值	199.00	254.65	203,95	
裸準偏差値で	27.70	14.32	10.17	
かたより度k	0.02	0.07	0.08	
工程能力指数Cp	0.60	1.45	1.64	
かたよりを評価した 工程能力指数 Cpk	0,59	1.35	1,51	

【図7】

5	2股例	添加機蹈種	樹脂比率 (無碘分比)	使度 (kgf/mm²)	副がれ、擦れの の発生率(%)
実施例	1	エポキシ	1重量部	11	10
	2		4堂量部	3 4	1
	3		7 重量部	5 Q	0
	4		10重量部	5.5	0
	5		30重量部	60	O
	Û	シリコーン	1 重量部	11	10
	1		10全量部	20	1
	8	ポリイミド	1 重量部	15	10
П	9		10重量部	40	1
比較例	10	エデルセルロース	1 重量部	10	40
	. 11		4堂量部	10	40 .
	12		10重量部	12	30(融着発生)
	13		30重量部	13	30(融着発生)

フロントページの続き

F ターム(参考) 5E082 AA01 BC31 CC03 EE04 EE21 EE35 FG06 FG26 GG10 GG28 JJ09 JJ23 LL13 PP03